Soutenance de thèse de Thi Phuong Yen Tran - 3 juin 2022

Thi Phuong Yen Tran soutiendra sa thèse vendredi 3 juin à 10h, dans l'Amphi JP. DOM du Laboratoire IMS, sur le sujet suivant : "Modèle compact CMOS 180 nm incluant les lois de vieillissement en environnement sévère".

Au cours des dernières décennies, la demande de fonctionnalités complexes et de grande densité intégration des Circuits Intégrés (CI) a mené à une réduction de la taille des dispositifs métal-oxyde-silicium (MOS). Dans cette dynamique de développement, les problèmes de fiabilité sont les préoccupations majeures du fait de la miniaturisation du transistor, telles que injection de porteurs chauds (HCI) et instabilités thermiques (BTI) qui ont un impact important sur les performances du transistor. Dans certains domaines d’application où le coût des pannes est extrêmement élevé, comme l’espace, les champs pétrolifères ou les soins de santé, du transistor doit pouvoir fonctionner de manière stable et fiable, en particulier dans une plage de températures étendue. Bien que les mécanismes de défaillance des dispositifs aient été intensivement étudiés dans le passé, les investigations de ces mécanismes à hautes températures sont jusqu’à présent rarement étudiées.

L’objectif de cette thèse est de développer les lois de vieillissement de la technologie CMOS 0.18μm afin d’optimiser la conception des circuits pour une durée de vie ciblée sous des températures extrêmes. Nous avons mené une campagne intensive de tests de vieillissement pour nMOS et pMOS avec plusieurs longueurs de grille. Les mécanismes HCI et BTI intrinsèques ont été caractérisés et modélisés sous des tensions de polarisation de fonction- nement typique pour éviter le risque de sur-accélération d’autres mécanismes d’usure qui ne sont pas censés être vécus au cause de l’application. Notre expérimentation est un test à longue durée avec un temps de stress au-delà de 1,000 heures. Cette thèse présente des résultats de mesure au-delà de 200◦C qui n’ont jamais été étudiés auparavant dans la littérature pour cette technologie.

Les lois de vieillissement sont finalement intégrées dans un environnement de conception assistée par ordinateur (EDA) pour prédire l’évolution des paramètres électriques dégradés du transistor/circuit et l’estimation de la durée de vie selon les effets du vieillissement. De plus, les tests de fiabilité au niveau du circuit ont été réalisés pour valider et vérifier les modèles de vieillissement proposés. Cette approche offre la possibilité d’évaluer et de simuler la dérive de spécification du CI du fait du vieillissement dans la phase précoce de conception.

Keywords— CMOS - Hot Carrier Injection (HCI) - Bias Temperature Instability (BTI), simulation de circuit incluant la fiabilité. Coverpage