Laboratoire de l'Intégration du Matériau au Système

Log in

Login to your account

Username *
Password *
Remember Me

Soutenance de thèse d'Andrès ASPRILLA VALDES - 15 décembre 2022

Andrès ASPRILLA VALDES soutiendra sa thèse, à huis clos, le 15 décembre 2022 à 10h dans l'Amphi JP.DOM du Laboratoire IMS, sur le sujet : "Solutions de synthèse de fréquences sub-mW basées sur des boucles DLL pour les applications IoT en technologie 28 nm CMOS FD-SOI".

Dans le contexte de l'Internet des objets (IoT), les appareils connectés utilisent un émetteur-récepteur RF pour la communication des données. Ce composant nécessite un synthétiseur de fréquence, qui est l'un des blocs les plus consommateurs d'énergie.
 
Ce travail utilise les avantages de la technologie FD-SOI pour proposer un synthétiseur de fréquence ultra-basse consommation qui consomme moins de 1 mW, avec de bons résultats de gigue et de pureté spectrale, pour générer une fréquence de sortie de 2,5 GHz. Deux solutions ont été développées en utilisant des oscillateurs en anneau en raison de leur faible consommation et de leur polyvalence. En outre, les caractéristiques de la boucle à verrouillage de délai (DLL) sont prises en compte pour améliorer son bruit de phase. Les solutions développées permettent de franchir la barrière des synthétiseurs de fréquence sub-mW utilisant des oscillateurs en anneau.
 
photo chip

 

Les Actualités