Soutenance de thèse David GAIDIOZ - 30 mars 2021

David GAIDIOZ soutiendra sa thèse mardi 30 mars 2021 sur le sujet suivant : ‘‘Implémentation de synthèse de fréquence très faible consommation, pour applications IoT, en technologie 28 FD-SOI’’

Lien Team pour la soutenance en visioconférence : https://teams.microsoft.com/l/meetup-join/19%3ameeting_M2Y2ZTI3N2UtZGYzYS00MzlkLTgxMTItN2Q3YTM4YWY5MTJm%40thread.v2/0?context=%7b%22Tid%22%3a%2275e027c9-20d5-47d5-b82f-77d7cd041e8f%22%2c%22Oid%22%3a%22ea6d0044-49b6-47a6-9cc8-a1b7cab1082e%22%7d

Résumé : Plus de vingt milliards d'appareils connectés sont prévus dans les années à venir, l'Internet des objets (IoT) est une réalité commune de notre vie quotidienne. Concernant un objet connecté, deux paramètres essentiels doivent être pris en compte : la consommation d'énergie doit être réduite au minimum pour augmenter la durée de vie de la batterie, et le coût de l'objet doit être aussi bas que possible pour assurer un déploiement de masse réussi.

La conception de la synthèse de fréquence est régie par les mêmes défis de l'IoT, les solutions basse consommations sont de plus en plus ciblées. Réalisée dans le cadre du laboratoire commun entre STMicroelectronics et le laboratoire IMS, cette thèse CIFRE propose un nouveau circuit de synthèse de fréquence en technologie FD-SOI. Les spécifications de cette solution alternative sont établies pour atteindre un compromis optimal en termes de consommation d'énergie, de performances RF et de surface de silicium.

----

‘‘Ultra-Low Power Frequency Synthesizer For Internet-of-Things applications in 28nm FD-SOI technology’’

More than twenty billion of connected devices are predicted in the coming years, the Internet-of-Things (IoT) is a common reality of our day-to-day lives. Concerning a connected object, two critical parameters have to be taken into account: the power consumption has to be minimized to increase the battery-operate lifetime, and the cost of the object has to be as low as possible to ensure a successful mass deployment.

The frequency synthesis design is ruled by the same IoT challenges. Although today solutions provide a power consumption around ten mW, Ultra Lower Power (ULP) solutions are more and more targeted. Realized in the frame of the common laboratory between STMicroelectronics and IMS Laboratory, this CIFRE thesis Propose a new frequency synthesis circuit implemented in 28nm FD-SOI technology. The specifications of this alternative solution are drawn to reach optimum compromise in terms of power consumption, RF performances and silicon area.

 

 

photo chip